Comme on peut voir on a une latence de 5 cycles, c’est à dire qu’il faut 5 cycles pour traiter toute les insctructions
Le débit du pipeline est de 1 cycle par instruction.
Les différentes étapes sont donc la lecture d’instruction (li), décodage instruction (di), lecture registres (lr), l’exécution (ex), la mémoire (mm), la réécriture du registres (rr).